PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08255903 A

(43) Date of publication of application: 01.10.96

(51) Int CI:

H01L 29/78 H01L 21/336

(21) Application number 07056329

(22) Date of filing: 15,03.95

(71) Applicant

SEIKO EPSON CORP

(72) Inventor:

TAKAMURA TAKASHI


(54) SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

(57) Abstract

PURPOSE: To obtain a semiconductor device having excellent punch-through characteristics and low interconnection resistance by providing a first region on the outer circumference of the gate, a second region having lower resistivity than the first region on the outer circumference of the first region, and a third region having lower resistivity than the second region on the outer dreumference of the second region.

CONSTITUTION: A first region 107 of the first conductivity type is provided on the surface of a substrate on the outer circumference of the gate 106 of a FET transistor, and a second region 109 of the first conductivity type having resistivity lower than that of the first region 107 is provided on the outer circumference of the first region 107. Furthermore, a third region 111 of the first conductivity type having resistivity lower than that of the second region 109 is provided on the outer circumference of the second region 109. For example, a gate electrode 106 is formed and then an LDD region 107 is formed by ion implantation. Subsequently, a first side wall region 108 is formed followed by formation of a first O-V region 109. Finally, a second side wall region 100 and a second O-V region 111 are formed.

COPYRIGHT: (C)1996,JPO



mimosa

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-255903

(43)公開日 平成8年(1996)10月1日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/78

21/336

H01L 29/78

301P

301L

審査請求 未請求 請求項の数2 OL (全 7 頁)

(21)出席番号

特願平7-56329

(22)出廣日

平成7年(1995)3月15日

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 ▲高▼村 孝士

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 鈴木 喜三郎 (外1名)

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【構成】燐イオン打ち込み工程により、MOSデバイスのソース/ドレインに相当する第1-0V領域109を形成する。この領域の不純物量は、配線抵抗をも考慮した通常のデバイスに比べ1/50程度の量しか導入されていない。次に、シランと笑気を原料ガスとしたCVD法とドライエッチング法により第2サイドウォール領域110を形成する。その後、燐イオン打ち込み工程により、第2-0V領域111を形成する。この領域は、従来MOSデバイスのソース/ドレイン領域が兼ねていた配線領域である。この配線領域はドーズ量を通常の3倍程度にし、拡散深さを50%程度深くしてある。

【効果】ドーピング濃度低減により、過渡増速拡散の影響を抑制し、パンチスルー特性を向上させる。しかも、 配線専用領域の形成により低配線抵抗値が可能となり、 高速化が実現する。



【特許請求の範囲】

【請求項1】半導体からなる基板表面に形成された電界効果トランジスタを少なくとも一つ以上有する半導体装置において、前記電界効果トランジスタのゲート外周部に位置する前記基板表面に第一導電型を有する第一領域と、前記第一領域外周部に第一導電型を示しかつ前記第一領域と比較して比抵抗が小さい第二領域と、前記第二領域外周部に第一導電型を示しかつ前記第二領域と比較して比抵抗が小さい第三領域とを有することを特徴とする半導体装置。

【請求項2】半導体からなる基板表面に形成された電界効果トランジスタを少なくとも一つ以上有する半導体装置の製造方法において、前記電界効果トランジスタのゲート領域をマスクとして(B、P、As、Sb、Ga、In、S、Se、Zn)のうち少なくとも一種類の元素をイオン注入する工程と、前記ゲート領域周辺部に自己整合的に第一マスク領域を形成する工程と、(B、P、As、Sb、Ga、In、S、Se、Zn)のうち少なくとも一種類の元素を含むイオンを少なくとも1回注入する工程と、前記第一マスク領域周辺部に自己整合的に第二マスク領域を形成する工程と、(B、P、As、Sb、Ga、In、S、Se、Zn)のうち少なくとも一種類の元素を含むイオンを少なくとも1回注入する工程とを有することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は集積回路要素中の能動素 子の構造及び能動素子の製造方法に関する。

[0002]

【従来の技術】従来、大規模集積回路(以下LSIと略称する)に用いられた金属-酸化膜-半導体(以下MOSと略称する)電界効果トランジスタ(以下FETと略称する)では以下に示すような製造方法が知られていた。NチャネルMOSFETを例にとり、図3に基づいてその構造及び製造方法を簡単に説明する。

【0003】キャリア密度2×10°cm³のn型のシリコン基板301に、キャリア密度3×10°cm³のP-WELL領域302を形成する。次に、チャネルドープとしてボロンイオンを打ち込み、20nmのゲート酸化膜303を熱酸化法により形成する。次に400nmの燐ドープされたポリシリコンを化学気相成長法(Chemical Vapor Deposition:以下CVD法と略称する)により堆積する。次に、通常のフォトリソグラフ行程とドライエッチング行程によりゲート領域304を形成する。次に、Nch用には燐イオン注人工程を行い、自己整合的にLDD領域305を形成する(図3(a))。

【0004】次に、CVD法により酸化膜を形成した 後、異方性の高いドライエッチング工程を行う。CVD 法を用いることで等方性の高い酸化膜が形成し、異方性 50 の高いドライエッチング法を用いることでポリシリコン の両脇にのみ、酸化膜が残存し、サイドウォール領域 3 0 6 が形成される(図3(b))。

【0005】そして、次に燐を5E15cm²程度打ち込み、ソース/ドレイン領域307を形成する。また、この領域は、不純物を高濃度に含有するため比抵抗が低くなっているため、各素子間を結ぶ配線としても使用されている。

【0006】最後に、打ち込んだ不純物を活性化するた 10 めのランプアニール処理を行い、NチャネルMOSFE Tが形成される(図3(c))。

【0007】以上NチャネルMOSFETの製造工程を 説明したが、これはイオン打ち込み工程でイオン種を変 えることでそのままPチャネルMOSFETの製造工程 となる。

[0008]

【発明が解決しようとする課題】しかしながら、従来の構造では、最後のランプアニール処理により、過渡増速拡散という物理現象により大きく拡散し、実効チャネル 20 長を短くしてしまい、デバイス耐圧を低下させる「パンチスルー」と呼ばれる現象が生じてしまうことが知られている。

【0009】この現象を押えるためには、ソース/ドレイン領域の不純物濃度を低減することが有効だが、その場合配線抵抗が上昇し、デバイスとして見た場合、時定数遅延効果により、最終的なデバイスとしての速度低下という好ましくない影響を引き起こしてしまう。

【0010】そのため、パンチスルー防止と動作速度との2つの観点から見ると、ソース/ドレイン領域の不純物濃度は、両者の妥協点を使用するしか方法がなく、結果として製品の性能が低下してしまうという問題点がある。

【0011】この対策としては、配線抵抗を低減し、デバイス動作速度を向上させるために、ソース/ドレイン領域に自己整合的にチタンシリサイド等を形成する手法も提案されている。しかし、このプロセスでは、チタンを熱処理により下地のシリコンと反応させる工程で、不純物が異常拡散を起こし、やはりパンチスルーを起こし易くなることが知られており、安定したプロセスを得ることが困難であるという問題点がある。

【0012】そこで、本発明の半導体装置及びその製造方法は従来のこのような問題点を解決し、パンチスルー特性に優れ、且つ低配線抵抗値を実現するデバイス構造及びその製造方法を提供していくことを目的としている。

[0013]

【課題を解決するための手段】従来のこのような問題点 を解決するため本発明の半導体装置及びその製造方法は 以下に述べる特徴を有する。

【0014】(1)半導体からなる基板表面に形成され

た電界効果FETを少なくとも一つ以上有する半導体装 置において、前記電界効果FETのゲート外周部に位置 する前記基板表面に第一導電型を有する第一領域と、前 記第一領域外周部に第一導電型を示しかつ前記第一領域 と比較して比抵抗が小さい第二領域と、前記第二領域外 周部に第一導電型を示しかつ前記第二領域と比較して比 抵抗が小さい第三領域とを有すること。

【0015】(2)半導体からなる基板表面に形成され た電界効果FETを少なくとも一つ以上有する半導体装 域をマスクとして(B、P、As、Sb、Ga、In、 S、Se、2 n) のうち少なくとも一種類の元素をイオ ン注入する工程と、前記ゲート領域周辺部に自己整合的 に第一マスク領域を形成する工程と、(B、P、As、 Sb、Ga、In、S、Se、Zn) のうち少なくとも 一種類の元素を含むイオンを少なくとも1回注入する工 程と、前記第一マスク領域周辺部に自己整合的に第二マ スク領域を形成する工程と、(B、P、As、Sb、G a、In、S、Se、Zn) のうち少なくとも一種類の 元素を含むイオンを少なくとも1回注入する工程とを有 20 すること。

[0016]

【実施例】本発明の第一の実施例を図面を用いて説明す る。図1はポリシリコンゲートを用いたNチャネルMO SFETの製造工程図である。以下、この製造工程図を 用いて実施例の説明を行っていく。比抵抗率10Ω・c mのn形シリコン半導体基板101の表面を95%水蒸 気雰囲気中で900℃、30分間の熱処理により膜厚5 0 nmの酸化膜102を形成する。この酸化膜はイオン 打ち込み工程で打ち込んだイオンが、異常な分布を示す 現象を防ぐために必要な酸化膜である。次に、イオン打 ち込み法により硼素を注入する。硼素原子の加速エネル ギーは70keV、イオン打ち込み量はイオン数にして 1 E 1 3 c m 'である。

【0017】次に、窒素雰囲気中で熱拡散を行う。拡散 温度は1100℃、拡散時間は7時間である。この熱処 理により、深さ2. 5μmのPウェル領域103が形成 される。

【0018】次に、酸化膜102を緩衝弗酸でエッチン グし、95%水蒸気雰囲気中で820℃、15分間の熱 処理により膜厚15nmの酸化膜104を形成する。こ の酸化膜はイオン打ち込み工程で、打ち込んだイオンが 異常な分布を示す現象を防ぐための酸化膜である。

【0019】次に、MOSデバイスの閾値電圧を調整す るための硼素イオン打ち込みを行う。

【0020】 硼素原子の加速エネルギーは70keV、 イオン打ち込み量はイオン数にして3 E 1 2 c m 'であ る。酸化膜104を緩衝弗酸でエッチングした後、95 %水蒸気雰囲気中で820℃、15分間の熱処理により 膜厚15mmのゲート酸化膜105を形成する。

【0021】次に、CVD法により、燐ドープポリシリ コンを 400 nm堆積し、通常のフォトリソグラフ・エ ッチング工程により、0. 7 μm幅のゲート電極 1 0 6 を形成する。

【0022】次に、燐イオン打ち込み工程により、LD D領域107を形成する(図1(a))。加速エネルギ ーは30keV、イオン打ち込み量はイオン数にして1 El3cm²である。

【0023】次に、シランと笑気を原料ガスとしたCV 置の製造方法において、前記電界効果FETのゲート領 10 D法とドライエッチング法により、幅 0. 3 μmの第 1 <u>サイドウォール領域10</u>8を形成する。

> 【0024】次に、燐イオン打ち込み工程により、第1 -OV領域109を形成する。この領域はMOSデバイ スのソース/ドレインに相当する。加速エネルギーは3 0keV、イオン打ち込み量はイオン数にして1E14 c m⁻である(図1(b))。

> 【0025】次に、シランと笑気を原料ガスとしたCV D法とドライエッチング法により、幅 0. 3 μmの第 2 サイドウォール領域110を形成する(図1(c))。

【0026】次に、燐イオン打ち込み工程により、第2 -OV領域111を形成する。この領域は、従来MOS デバイスのソース/ドレイン領域が兼ねていた配線領域 である。加速エネルギーは100keV、イオン打ち込 み量はイオン数にして1 E 1 6 c m² である。

【0027】最後に、ランプアニール処理として、10 00℃、20秒の処理を行い、不純物を活性化させ、N チャネルFETが形成される(図1(d))。

【0028】このデバイスの電気特性は、デバイスの静 特性を支配する第1-0Vの不純物量が配線抵抗をも考 30 慮した通常のデバイスに比べ1/50程度の量しか導入 されていないため、同じ閾値電圧に設定した場合、ゲー ト印加電圧=0 V、ドレイン印加電圧=5 Vの動作点 (カットオフ動作点)での電流値で1/20以下の値に 減少させる事ができた。またデバイスのソース、ドレイ ン間の耐圧では、30%以上の向上が実現した。

【0029】また、配線領域ではドーズ量を通常の3倍 程度にし、また拡散深さを50%程度深くしているた め、比抵抗が1/2以下になった。そのため、配線によ る遅延が大幅に減少し、システム全体としては、15% 40 程度の高速化が実現した。

【0030】なお、第1-0Vドーズ量は、この領域を ソース/ドレイン領域としてのみ最適化する事ができる ため、配線抵抗を考慮する必要はなく、従来のプロセス に比べ設定範囲が広くとれる。具体的には、1E12c m⁻¹から、2 E 1 6 c m⁻¹ 程度の範囲で設定することが 可能である。1E12cm~よりもドーズ量を少なくす ると、第1-0V領域の抵抗値が上昇し、MOS特性を 劣化させる要因となる。また、2 E 1 6 c m 3 よりもド ーズ量を増やすと、高濃度領域特有の拡散効果により、

50 短チャネル効果が生じ易くなるため好ましくない。超高

耐圧デバイス、超高速デバイスなど、他の特性を度外視 したデバイスを目指さない場合には、このドーズ量は、 1 E 1 3 c m 程度から、3 E 1 5 c m 程度の範囲が 望ましい値となる。

【0031】また、第2-0Vドーズ量は、配線抵抗を 下げることのみに着目して設定できる。具体的には、1 E 1 4 c m⁻² 程度から、5 E 1 7 c m⁻² 程度の範囲で設 定する事が可能である。1 E 1 4 c m³ よりもドーズ量 を少なくすると、配線抵抗が大きくなるため好ましくな い。また、5 E 1 7 c m よりもドーズ量を多くして も、不純物活性化率があまり向上しなくなってくるた め、配線抵抗が下がらなくなり、実用性が無くなってく る。超高耐圧デバイス、超高速デバイスなど、他の特性 を度外視したデバイスを目指さない場合には、このドー ズ量は、3 E 1 5 c m '程度から、3 E 1 6 c m '程度 の範囲が望ましい値となる。

【0032】また、この実施例では、NチャネルMOS FETについて説明したが、もちろんPチャネルMOS FETについても、不純物種とイオン打ち込みエネルギ ーを変えるだけで同様の特性が与えられる。

【0033】次に、第二の実施例を説明する。図2は配 線領域にチタンシリサイドを用いたPチャネルMOSF ETの製造工程図である。以下、この製造工程図を用い て実施例の説明を行っていく。比抵抗率10Ω・cmの n形シリコン半導体基板 2 0 1 の表面を 9 5 %水蒸気雰 囲気中で900℃、30分間の熱処理により膜厚50n mの酸化膜202を形成する。この酸化膜はイオン打ち 込み工程で打ち込んだイオンが異常な分布を示す現象を 防ぐために必要な酸化膜である。次に、イオン打ち込み 法により燐イオンを注入する。燐イオンの加速エネルギ ーは100keV、イオン打ち込み量はイオン数にして 7 E 1 2 c m ⁻²である。

【0034】次に、窒素雰囲気中で熱拡散を行う。拡散 温度は1100℃、拡散時間は4時間である。この熱処 理により、深さ2. 0μmのNウェル領域203が形成 される。

【0035】次に、酸化膜202を緩衝弗酸でエッチン グし、95%水蒸気雰囲気中で820℃、8分間の熱処 理により膜厚11nmの酸化膜204を形成する。

【0036】次に、MOSデバイスの閾値電圧を調整す るための弗化砌衆 (BF₂) イオン打ち込みを行う。こ の酸化膜はイオン打ち込み工程で、打ち込んだイオンが 異常な分布を示す現象を防ぐための酸化膜である。

【0037】BF, イオンの加速エネルギーは50ke V、イオン打ち込み量はイオン数にして8×10°cm ²である。酸化膜204を緩衝弗酸でエッチングした 後、95%水蒸気雰囲気中で820℃、8分間の熱処理 により膜厚11nmのゲート酸化膜205を形成する。 【0038】次に、CVD法により、燐ドープポリシリ コンを200mm堆積し、通常のフォトリソグラフ・エ 50 【0049】また、配線領域では、チタンシリサイドの

ッチング工程により、0.3 μm幅のゲート領域206 を形成する(図2(a))。

【0039】次に、硼素イオン打ち込み工程により、し DD領域207を形成する。加速エネルギーは30ke V、イオン打ち込み量はイオン数にして1E13cm² である。

【0040】次に、シランとオゾンを原料ガスとしたC VD法とドライエッチング法により、幅 0. 2 μ m の 第 1サイドウォール領域208を形成する。

10 【0041】次に、弗化硼素(BF,)イオン打ち込み 工程により、第1-0V領域209を形成する(図2 (b))。この領域はMOSデバイスのソース/ドレイ ンに相当する。加速エネルギーは30keV、イオン打 ち込み量はイオン数にして1 E 1 4 c m⁻²である。 【0042】次に、シランとオゾンを原料ガスとしたC

VD法とドライエッチング法により、幅 0. 15 μ m の <u>第2サイドウォール領域210を形成する(図2</u> (c)).

【0043】次に、チタン膜をスパッタ法を用いて10 20 0 n m の厚さで形成する。続けて、850℃、20分の 熱処理を行う。すると、チタンと下地のシリコンとが反 応し、チタンシリサイド層211が形成される。続い て、チタンの選択エッチングを行うと、酸化膜上でのチ タンは除去される。

【0044】次に、弗化硼素(BF₂)イオン打ち込み 工程により、第2-0V領域212を形成する。この領 域は、従来MOSデバイスのソース/ドレイン領域が兼 ねていた配線領域である。加速エネルギーは60ke V、イオン打ち込み量はイオン数にして3×10°cm 30 'である。

【0045】最後に、ランプアニール処理として、95 0°、5秒の処理を行い、不純物を活性化させ、Pチャ ネルMOSFETが形成される(図2(d))。

【0046】このデバイスは、通常のデバイスに比べ1 **/50程度の量しか導入されていないためLDD部分の** 過渡増速拡散効果を非常に低く押えることができてい る。さらに、チタンシリサイド層形成がLDD領域から 十分離れた領域で行われているため、この工程に伴う増 速拡散の影響も殆ど受けていない。

【0047】そのため、短チャネル効果が生じ難くなっ ており、同様の工程で作成した従来のデバイスが、ゲー ト長 0. 6 μ m までしか良好な動作を行わず、製品レベ ルではゲート長0. 7μmのデバイスまでにしか対応で きなかったのに比べ、ゲート長0. 3μmでも良好な動 作を行うことが確認でき、製品レベルではゲート長0. 35μmのデバイスまでにしか対応できることが確認で きた。

【0048】デバイス特性としては、ゲート長を半分に できたため、60%程度能力は向上している。

比抵抗がソース/ドレイン領域の拡散抵抗に比べ小さいため、チタンシリサイドとオーム性接触が取れる程度の ドーズ量と設定している。

【0050】なお、第1-OVドーズ量は、この領域をソース/ドレイン領域としてのみ最適化する事ができるため、配線抵抗を考慮する必要はなく、従来のプロセスに比べ設定範囲が広くとれる。具体的には、1 $E12cm^2$ から、2 $E16cm^2$ 程度の範囲で設定することが可能である。1 $E12cm^2$ よりもドーズ量を少なくすると、第1-OV領域の抵抗値が上昇し、MOS特性を劣化させる要因となる。また、2 $E16cm^2$ よりもドーズ量を増やすと、高濃度領域特有の拡散効果により、短チャネル効果が生じ易くなるため好ましくない。超高耐圧デバイス、超高速デバイスなど、他の特性を度外視したデバイスを目指さない場合には、このドーズ量は、1 $E13cm^2$ 程度から、3 $E15cm^2$ 程度の範囲が望ましい値となる。

【0051】また、第2-0Vドーズ量は、シリサイドを配線に用いる場合、オーム性接触が取れる範囲で設定できる。具体的には、1E14cm²程度から、2E16cm²程度の範囲で設定する事が可能である。1E14cm²よりもドーズ量を少なくすると、オーム性接触の確保が特にp形に対して難しくなるため好ましくない。また、2E16cm²よりドーズ量を多くしても、配線抵抗の低下率が低くなってくる。

【0052】また、この実施例では、PチャネルMOS FETについて説明したが、もちろんNチャネルMOS FETについても、不純物種とイオン打ち込みエネルギーを変えるだけで同様の特性が与えられる。

【0053】また、第2-OV領域を形成するためのサ 30 イドウォール幅は、目指すデバイス特性によっても異なる。今回作成したデバイスでは、サイドウォール幅として0.15 μ mを採用したが、もっとゲート長の長いデバイス、例えばゲート長2 μ mのデバイスでは、もっと大きい0.5 μ m程度の幅を与えないと、有効な作用をしない。逆に、ゲート長が0.2 μ mのデバイスでは、計算上ではサイドウォール幅として、0.1 μ m程度が適当な値となる。一般的には、ゲート長の長いデバイスを用いる場合には、プロセスマージンを稼げる大きなサイドウォール幅を用い、逆の場合には、セル寸法を縮小するために小さなサイドウォール幅を用いるのが有効な手法となる。

【0054】また、ここまでの実施例では、シリコン基板上のMOSFETについて説明したが、これはもちろんGaAs、InGaAs、InP、SiCなど、全ての半導体材料を基板としたデバイスに対し有効な技術である。また、基板として絶縁体上に半導体薄膜を形成した、いわゆるセミコンダクター・オン・インシュレータ(SOI)基板に対しても有効である。このSOIの中には、酸化膜上に単結晶シリコンやアモルファスシリコ 50

ンや多結晶シリコン層を形成したデバイスももちろん含 まれる。

【0055】また、本実施例ではMOSFETに注目して説明したが、MOSFETに限定される理由は勿論なく、MISFET、MESFET等に対してももちろん有効である。

[0056]

【発明の効果】本発明の半導体装置を用いることで以下 に示すような効果を得ることができる。

10 【0057】(1) FET特性とLSI配線部の電気抵抗とを独立して制御できるため、パンチスルー特性、オフ電流特性に優れたFETを、遅延時間が小さい配線で接続したLSI、つまり低消費電力・高速動作が行えるLSIが提供できる。

【0058】(2)この構造は、MOSデバイスに限らず、MES、MISデバイスあるいはガラス基板上に形成された薄膜トランジスタを含むSOIデバイスなどあらゆるタイプのFETに適用できるため、MOS構造が作りにくいGaAs、InGaAsなど化合物半導体基20 板上のFET、さらにSiC、C(ダイアモンド)上のFET等に対してこの構造をとることができ、デバイス設計の自由度がきわめて向上する。

【0059】(3)サイドウォール形状が従来のLDD 構造に比べ緩い勾配となるため、FET上に配置される 配線金属スパッタ、層間分離膜CVDプロセスなどでの 付廻りが向上し、配線の信頼性が向上する。

【0060】また、本発明の半導体装置の製造方法を用いると次に示すような効果を得ることができる。

【0061】(1)通常のMOS構造に必須であるサイドウォール製造プロセスと同一の製造プロセスを用いる事ができ新規プロセスを採用する必要がないため、設備投資を全く行わずに本発明のプロセスを使用することができる。

【0062】(2)プロセス開発に要する期間を殆ど必要としない。

【0063】(3)新規物質を用いていないため、製造装置の汚染などの心配が無い。

【図面の簡単な説明】

【図1】本発明の第一の実施例を説明するためのNチャネルMOSFET製造工程図。

【図2】本発明の第二の実施例を説明するためのPチャネルMOSLSI製造工程図。

【図3】従来の技術を説明するためのNチャネルMOS FET製造工程図。

【符号の説明】

101・・・n形シリコン半導体基板

102・・・酸化膜

103·・・Pウェル領域

104・・・酸化膜

io 105·・・ゲート酸化膜

8

106···ゲート電極 107···LDD領域

108・・・第一サイドウォール領域

109・・・第一〇V領域

110・・・第二サイドウォール領域

111・・・第二OV領域

201・・・ n 形シリコン半導体基板

202・・・酸化膜


203・・・Pウェル領域

204・・・酸化膜

205・・・ゲート酸化膜

206・・・ゲート電極

207···LDD領域



10

209···第一OV領域

210・・・第二サイドウォール領域

211・・・チタンシリサイド層

212・・・第二OV領域

301・・・ n 形シリコン半導体基板

302・・・Pウェル領域


303・・・ゲート酸化膜

304・・・ゲート電極

10 305···LDD領域

306・・・サイドウォール領域

307・・・ソース/ドレイン領域



[図3]

